由于片上系统(SoC)设计变得越来越复杂，验证面临着巨大的挑战。大型团队不断利用更多资源来寻求最高效的方法，从而将新的方法学与验证整合在一起，并最终将设计与验证整合在一起。虽然我们知道实现验证计划几乎占去了整个芯片设计工作的2/3，但是我们还是发现有团队迟交芯片，错过计划的流片最终期限。这种疏忽可能造成严重的商业后果，因为这意味着硬件和软件错误经常被遗漏，直到设计周期的晚期。

为了创建一个全面的验证解决方案，我们首先必须认识到设计工程师和验证工程师所面临的分歧和挑战。在这个过程中，我们发现某些差距被忽略了。第一个被普遍忽略的主要差距是“重用”。通常，模块级验证环境在集群级(子系统)或芯片级验证环境中不起作用，这是一个大问题。

首先，扩大的团队将需要对任何复杂芯片设计的关键阶段进行验证。整个架构将需要进行分析，必须将采用SystemC或C++等高级别抽象语言的模型考虑在内。在这个早期阶段，设计模块的部分必须在高级别系统级接口中进行建模，并在软件开发阶段的早期进行验证。

这里有两个好处：早期调试硬件和软件中的架构漏洞的能力以及采用事务级模型(TLM)的潜在性能优势。确保架构级流程通过验证工程师与架构和软件团队的密切合作来开发和维护至关重要。

验证阶段正是SoC验证套件大显身手的阶段。一个良好组合的验证套件允许用户轻松访问验证的众多有影响的方面(如形式分析和声明和覆盖)，从而向系统级闭合推进。在这个流程中，设计工程师和验证工程师能够重用架构流程中的一些事务级模型，并且还能改进环境以完善sock验证环境。

随着最近消费产品的芯片越来越小，设计工程师需要采用先进的功率节省技术将越来越多的设计单元装在较小的空间内，这些技术的验证变得前所未有的重要。工程师必须考虑各种省电模式、保证正常的功能，并确保所有覆盖都已经考虑在内。用户必须考虑动态测试、动态和静态声明以及使用户从最初的计划进入验证结束阶段的基本功能验证方法。

在微架构实现期间，分析复杂性和性能至关重要。设计工程师必须与专门的验证工程师密切配合，以确保验证元件、以前的测试以及覆盖和一致性检查的适当重用。可扩展性需要工程师在同时考虑硬件和软件的情况下从模块级开始向系统级推进。此外，在牢记准备好起动整个过程的“全套工具”的最终优势的同时，测试台开发和计划必须贯穿从早期的架构建模(流程1)到后晶片验证(芯片提取)的整个过程。

Amjad Qureshi是Cadence Design Systems公司总监兼数字套件架构师。

[1]