你还在为了省钱而利用5x-10x等级的设计工具吗？

当今的电路设计小组正用老一代电路设射频仿真工具进行下一代模拟/射频电路设计。可以预计，结果并不是那么令人满意。你上次听到“Tape out迟了”，“我们需要再一次的respin”或者“这不满足规范要求”等是什么时候，如果已经有一段时间，那么不需要再往下看，如果这些听起来那么耳熟，很可能你的公司领导层不知道公司已经在小事上精明，大事上却糊涂了。

新一代的电路分析工具相当精确，可以比传统的模拟和射频电路仿真更为精确，鲁棒特性控制更大型的设计，得到结果的速度比5x-10x快。他们已经确实是把设计的周期从几个月变成几周，几周变成几天，甚至是几个小时，几分钟。常规性设计人员怀疑让人如此振奋的技术。电路设计习惯于在准确性和性能方面平衡，这两方面却很难同时达到最佳状况。

在未来几年，这些精确的电路分析工具将普及起来。过渡期面临的问题在于是主动运用这些工具还是在激烈竞争中被迫使用这些工具。

千兆赫纳米级CMOS模拟/射频电路

用户总是不满足地要求更高的性能，移动设备，多媒体电子设备给纳米级CMOS的高集成千兆赫模拟/射频电路创造了巨大的市场。生产此类产品的半导体公司获得了和丰厚的回报和市场价值。电路和射频仿真在很大程度上是相同的，而电路的复杂性和性能却大大增加。

以电路仿真为例，SPICE仿真器是模拟/射频设计的主干部分，但是却是非常过时的工具。SPICE主流工具是25年前开发的。它的核心算法只是为简单，单一频率，近似线性的电路。噪声，功率，非线性明显，高品质，寄生现象，多变量却在首要考虑范围之外，而且不支持大于100,000个三极管的电路。准确性受到挑战，今天的SPICE并对于复杂的电路的导致的结果是忽略了出带，不符合规范等等。

设计人员跳出他们的方式试图改变技术，采用其他可以平衡准确性和性能的方式。

优秀的工程师信奉如果“不进行测试，则不成功”，但当核心工具和测试之间的差距增大时该怎么办？

模拟/射频的思维转变

半导体行业似乎没有对现有工具和现行设计之间的距离有很深的重视。在验证和设计之间存在巨大的差距。下面是一些目前的设计中不能进行验证的例子：

Top-level performance analysis
最上层的性能分析

Transient analysis of critical sub-circuits
严格环境下子电路的瞬时分析

DC operating point analysis
直流工作点分析

Extensive corner & Monte Carlo analysis
广阔的Corner和蒙特卡罗分析

Post-layout verification
Post-layout验证

Verification with package inductance
管壳电感验证

Deterministic & transient noise analysis
确定性和瞬态噪声分析

Accurate VCO and PLL phase noise analysis
精确的VCO和PLL相位噪声分析

Accurate RF analysis for highly nonlinear blocks
精确的高非线性blocks RF分析

Transmit and receive path multi-tone RF analysis
收发路径多频音RF分析

因为采用的是老工具，设计小组并不能在正真准确地在最上层验证他们的电路，只能依赖于基本的子电路之间的连接测试，这些没有太大的代表性，更别提其他的封装、域、相位噪声等分析。

幸运的是，创新型的EDA公司几十年来第一次利用新技术攻克这个领域并清楚了整个体系。产生“更准确，更高速，更丰富的分析工具”使不可能成为可能，并为量子电路提供一个飞跃。不要轻信任何人的话。让他们在你的设计上获得证明，如果他们可以，那么他们得到了竞争优势。

Paul Estrada
Berkeley Design Automation COO