赛灵思公司（Xilinx, Inc.）日前宣布其DSP开发工具可将多速率DSP设计的Fmax性能提升高达38%，同时还大大提高了易用性。AccelDSP综合工具和System Generator for DSP工具9.2版的发布，使Xilinx XtremeDSP解决方案的开发工具组件提供了更高的性能水平，同时两种工具间的集成也更为紧密，为同时使用MATLAB和Simulink建模环境的开发人员进一步简化了FPGA设计流程。

对于无线和国防等典型多速率DSP设计开发人员来说，使用System Generator for DSP 9.2版本，在不对现有设计进行任何修改的情况下，能够提升Fmax性能高达38%。新版工具采用了一种新的映射算法，其中采用了寄存器复制技术，对于多速率设计中典型的大扇出网络采用了基于负载递归划分（recursive partitioning）的布局算法。这些增强的特性提高了易用性、提升了抽象层次，并大大改善了结果质量。对于那些越来越多地选择可编程逻辑作为硬件平台却不太熟悉FPGA的设计人员来说，这些优势正是他们所需要的。

“直到两年前，我们的调查结果还显示最高的MIPS数值始终是开发团队为DSP应用选择芯片时设定的最高标准。” 市场调研公司Forward Concepts总裁Will Strauss说，“但今天，随着芯片复杂度的提高和产品上市时间压力的不断加大，开发工具成为影响芯片选择的关键因素。在满足设计人员需求方面，赛灵思是毫无疑问的领导厂商。”

赛灵思DSP设计环境

XtremeDSP设计环境用于在赛灵思FPGA中实现利用MATLAB 和 Simulink软件开发的DSP设计，主要由System Generator for DSP 工具、AccelDSP 综合工具以及丰富的DSP知识产权（IP）内核组成。与需要不同算法开发和RTL编码步骤的分立式设计流程不同，System Generator for DSP提供了一个综合的建模和验证环境，从在Simulink中完成最初的设计输入直至最终的FPGA设计收敛，整个流程非常平滑，不需要学习或使用传统的RTL设计方法。 AccelDSP综合工具是一个基于MATLAB语言的高级工具，主要用于针对赛灵思FPGA的DSP模块设计，可将浮点至定点转换过程自动化、生成可综合的VHDL或Verilog代码，并为验证过程创建测试基准向量。设计人员可以从MATLAB算法生成定点Cordially,++模型或System Generator模块。

价格和供货情况

System Generator for DSP工具和AccelDSP综合工具单独出售，单价分别为995美元和4995美元，现在即可供货。