德州仪器 (TI) 宣布推出一款单芯片 DSP TCI6484，结合 PHY 处理的数学功能与 MAC 处理的逻辑功能，从而显着提高了高级多处理超 3G 移动通信局端应用（如 HSPA/HSPA+、LTE 以及 WiMAX Wave 2 等）的 DSP 功能。此款新型 65 纳米单内核 1 GHz DSP 还能使效能加倍，提高数据吞吐量以降低时延，实现更出色的服务质量，并取代昂贵的 RISC 协处理器。TI 全新 DSP 技术不仅使基站 OEM 厂商能够减少芯片以降低系统成本，还能提高系统密度以支持单位卡上的更多载波或通道数量。

　　IDC 的无线半导体项目经理Flint Pulskamp指出：“由于 LTE 即将在近期实现，基站 OEM 厂商应为系统配备灵活的处理器，以满足近在眼前的性能与数据处理要求。TI在 TCI6484 上结合 MAC 与 PHY 功能，为 OEM 厂商提供了一种统一的可扩展融合型解决方案，能在微微基站、微基站以及宏基站上重复使用。”

　　目前工作最稳定的 DSP

　　本质上而言，DSP 是一种可重复高速执行相同数学任务的出色工具。但是，在执行要求

　　TI 通信基础局端解决方案产品部总经理 Brian Glinsman 指出：“在基站市场，TI正在不断扩展产品范围，努力从传统 DSP 应用向 MAC 处理技术过渡。我们充分发挥 20 年来丰富的处理器经验和系统分区 (system partitioning) 专业技术，不断拓展 DSP 应用的市场空间，并同时向客户推出极具吸引力的低成本解决方案。”

　　TCI6484 DSP 还包含其它针对移动通信局端设备产品而优化的高性能加速器与外设接口。这款 23 x 23 毫米的高集成度芯片使基站制造商能够将信道或载波容量提高 50％。

　　无线基站中的高效 MAC 层处理能力取决于可用存储容量以及快速访问存储数据的能力。与前代产品相比，TCI6484 实现了高达四倍的二级缓存容量。片上缓存容量的增大，有助于存储常用指令，因此无需通过速度较慢的外部存储器就能访问数据，操作更快捷，从而节省了时间。

　　借助双倍数据速率 (DDR2) 存储器接口，新产品访问外部存储数据的速度与前代芯片相比提高了 25%。更快存取速度有利于降低时延 —对数据处理强度较大的应用（如实时会议与流媒体等）而言，时延问题会严重影响使用效果。TCI6484 不仅降低了时延，还支持 34Mbps 的符号速率处理，为可实现更高密度与更低成本基站的理想平台。该芯片能满足各种空中接口、多领域或多载波对于符号速率处理的要求，包括 GSM-EDGE、EDGE 演进版、WCDMA、HSPA/HSPA+、TDS-CDMA、WiMAX Wave 2以及 LTE 等多种标准。

　　TCI6484与 TI 其它产品一样采用 1 GHz 的 TMS320C64x+ 内核，因此与前代产品代码兼容，此兼容性使设备制造商可节省 60% 的整体开发时间与成本。TI 还推出了面向 WiMAX Wave 2、LTE 以及 HSPA+ 的优化软件库。这些软件库支持更高的信道密度，还可降低单位通道功耗。上述软件均在 TI 的电信级环境下开发与测试，可帮助基站制造商集中精力自主开发系统级软件。通过支持两个 TCI6484 器件的硬件开发卡就能完成系统级测试工作。

　　为了进一步简化 OEM 厂商的设计工作，TI 还推出了完整的高性能模拟产品系列，其中包括优化的 RF 产品、高性能数据转换器、时钟器件以及电源管理产品等。TI 是唯一一家针对 2G、3G 以及超 3G 空中接口提供完整模拟信号链的半导体供应商。

　　供货情况

　　TI 将于 2008 年第一季度针对部分移动通信局端设备客户提供 TCI6484 样片，计划于第三季度全面上市。TI 将在 2 月 11 日至 14 日于巴塞罗那举办的移动世界大会期间展示该产品，展台号为第八展厅 8A84 号。