视频时钟发生器

　　从模拟视频输入产生不同定时和时钟信号的视频时钟发生器由一个视频同步分离器和锁相环(PLL)组成。这两个电路显示在图1的SDI应用框图中。

　　视频同步分离器接受一个具有双电平或三电平同步信号的1Vp-p模拟视频输入，并从中提取出标准的定时信号，例如行同步(Hsync)、场同步以及复合同步信号、色同步以及奇偶场输出。为满足最新HDTV标准的严格定时要求，像HD三电平同步分离、低输出传播延时以及50%同步信号限幅(sync slicing)这些都是必须的。后者通过在双电平或三电平同步参考沿的50%点处的限幅来确保准确的同步提取。与非自适应的固定电平同步信号限幅相比，这提供了更优的行同步抖动性能，即使在不规则的输入条件下，例如双倍负载终结或没有75Ω负载终结或传输损耗。在这里，行同步抖动定义为在Hsync的下降沿相对于输入同步参考沿的峰-峰时间差值，这对于在之后的PLL模块产生的像素时钟性能来说非常的关键。

　　PLL模块可以产生一个或更多的像素时钟，这个像素时钟可以在相位上锁定于行同步信号的前沿，即PLL的参考输入。需要两个PLL以产生标清(SD)和高清(HD)像素时钟，两个PLL设计成产生用于针对任何指定的行同步频率产生合适输出频率。因为PLL从一个低频行同步信号获得一个高频像素时钟，像素时钟抖动将在不同的频率下由不同的信号源决定。

　　在环路带宽之下，PLL输出的时钟抖动主要是Hsync抖动，行同步抖动在相当大的程度上取决于同步分离器的性能和质量。在环路带宽之上，PLL输出时钟抖动主要取决于PLL振荡器，通常选用压控晶体振荡器(VCXO)以实现低相位噪声和频率精度。

　　在图1所示的框图中，采用一个像素时钟发生器来获得一个用于SDI串行化器的参考时钟。SDI串行化器接收符合SMPTE的并行数字视频数据，然后编码、串行化，通过同轴电缆传输未经压缩的串行数字视频。串行化器需要一个干净的参考时钟用于其内部PLL来产生一个码率时钟，这个时钟用于串行化器，并对输出码流提供时钟。如果直接对串行化器提供时钟驱动，参考时钟上的任何抖动都可能转移到码率时钟，从而表现为SDI输出抖动。如表1所示，SDI格式使用的数据率越来越高，因此这需要具有足够高抖动性能的时钟源。

　　例如，SMPTE 292M规定了HD-SDI 串行化器输出码流的“定时”与“定位”抖动要求。参照表1，按照SMPTE 292M标准，对于从B1到B3或10Hz到1485MHz的抖动频率分量，定时抖动不应该超过1.0 UI。

　　定位抖动是定时抖动的高频子集，从B2(100kHz)到B3不应该超过0.2UI。在他们各自的频率范围之外，定时和定位抖动规范按每十倍程20dB滚降。超过抖动规范的输出抖动会导致在SDI解串行器的误差性能降低。更多信息请参考SDI标准。

　　降低时钟抖动的方法

　　SDI标准的严格抖动规范表明对低抖动像素时钟的深刻要求。然而，在大多数情况下，产生的像素时钟将具有难以忍受的抖动量，对于典型的SD像素时钟高达6nsp-p的抖动，这排除了作为参考时钟的直接应用。因此需要抖动消减处理来改善这样的不可接受的时钟性能。减少时钟抖动的最常用方法是使用抖动清除电路，这通常需要额外使用现场可编程门阵列(FPGA)和PLL来实现。尽管系统设计师通常使用抖动清除电路，但是这会大大地增加器件数量、PCB面积、功耗和设计成本以及时间。

　　降低像素时钟抖动并因此改善SDI输出抖动的一种更有效的方法是使用一种具有广播级质量的视频同步分离器，它具有非常低的行同步抖动，例如LMH1981。改善的性能让设计师具有使用更小的FPGA的灵活性，或者减少抖动清除电路，并依然产生符合抖动规范的SDI输出。

　　尽管广播系统正在快速地转换到高速SDI格式，从模拟信号源产生准确的视频时钟以处理数字视频数据的需求将在几年内出现。当前的解决方案需要广泛的抖动清除电路来产生准确的参考时钟，以产生符合SMPTE SDI的输出。然而，最基本和有效的解决方案是使关键的定时参考信号—Hsync的抖动最小。只有在时钟发生信号路径上使用像LMH1981这样的高性能模拟视频同步信号分离器才能实现。从我们的观察，定时就是一切。

　　广播级质量的视频同步分离器

　　LMH1981是一种多格式同步信号分离器，用于高分辨率广播和专业视频系统。该器件自动检测输出视频格式，并执行所有必要的同步信号分离，以产生用于标准和高清晰视频格式的低抖动行、场同步信号，包括NTSC、PAL、SECAM、480i、480p、576i、576p、720p、1080i和1080p。

　　该芯片可为任何视频系统，其中包括水平、垂直及复合信号同步系统，提供所需的定时输出，而其他的特色则包括奇/偶场、脉冲串/后沿钳位电路以及已注册专利的自动视频信号格式检测功能。此外，这款芯片也可接受双及三电平的同步视频信号输入，而且还设有 50% 的限幅功能，确保可准确分离各有不同幅值、偏移及噪声的信号。

　　LMH1981通过引脚4输入视频信号，可以接受复合视频信号(CVBS)、S视频信号(Y/C)、分量视频信号(YPbPr)及来自电脑接口的视频信号。该芯片可以自动检测输入信号的格式，因此无需利用微控制器或RSET电阻在系统外加以设定。该芯片利用精确的50%同步信号限幅技术来确保不规则幅度、偏移和噪声条件下准确的同步信号获取。此外，LMH1981独特的视频格式特性引脚(引脚9，见图2)以11位二进制串行码流输出所有的场扫描线，视频系统可以对这些码流进行解码以确定输入视频的格式，从而实现系统参数的动态调整，例如色彩空间变换或缩放器变换。

　　LMH1981输出的行同步抖动很低，这方面的改善为系统设计工程师提供更大的自由度，使他们可以灵活选用更小巧的FPGA，以及减少为消除抖动而必须采用的外置元件。目前许多系统都在同步信号已分离之后再加设多个滤波级或 FPGA，以便消除及过滤抖动，然后才将同步脉冲输入锁相环路。LMH1981的优点是可将所需的外置抖动消除电路减至最少，使厂商可以为新开发的系统提供更精确的参考时钟。

　　作为广播级质量的视频同步分离器，LMH1981适合于广播和专业视频设备、HDTV/DTV系统、同步锁相系统(Genlock)、视频采集与数字化、机顶盒与数字录像机(DVR)、视频显示等应用。