现今的信号处理设备越来越复杂，不仅要求高速的处理能力，而且要求功能多样化，仅仅追求速度已经不能满足需求。尤其在复杂多变的环境中，要求信号处理机能够完成多种处理功能，并能方便灵活地切换工作模式。因此有必要发展一种可重构和可扩展的通用信号处理系统，能将信号处理机多功能化、模块化、标准化和通用化。将嵌入式操作系统与高速实时信号处理机结合，可以很好地实现这些要求。在雷达火控系统中，信号处理不仅需要很高的处理速度，而且要满足控制显示多方面的需求，如果没有操作系统，实现起来不仅复杂而且不便于系统的模块化和标准化。因此，采用实时操作系统VxWorks实现雷达系统的控制和显示功能。VxWorks是一种类UNIX的高性能嵌入式实时操作系统，其中断响应速度是微秒级的。它是专门为实时嵌入式系统开发的操作系统，提供了高效的实时任务调度、中断管理、实时系统资源及实时任务通信。VxWorks可以为各种CPU硬件平台提供统一的接口和一致的运行特征，这便于以后的系统移植和升级。基于以上优点，VxWorks广泛应用于航空、航天、医疗、通信、雷达和声纳等领域。

       1 系统硬件设计与实现
　　

        本系统硬件基于6U的VME总线设计，由多个子模块组成，包括A/D采样板、信号处理板、定时接口板、嵌入式计算机VG4。
　　

         A/D采样板作为前端采集雷达的回波信号。它采用AD10242，采样率为32MHz，包含2个A/D变换器，可以对两路模拟信号作模数变换，输出2个12位的数据。由于采样的数据率远低于DSP的处理能力，所以通过大容量的FIFO对A/D采样的数据缓存，再以DMA的方式发送给DSP处理。为了满足要求，信号处理系统以流水的方式处理数据。通过链路口和总线使多片DSP进行数据传输，最后，由VG4显示目标检测结果。
　　

        VG4是SBS公司的一款专门针对工业控制设计的嵌入式计算机。VG4的处理器采用Motorola PowerPC 755，主频400MHz，拥有64MB SDRAM，16MB Flash用来固化操作系统和应用程序，而且提供了丰富的接口。VxWorks操作系统及其应用程序在VG4上运行。由于目标机VG4的资源有限，程序的开发由主机的交叉开发平台Tornado完成，通过串口和以太网下载目标代码并调试。程序开发完成后可以固化在目标机VG4的Flash上，这样系统每次启动就从Flash加载程序。操作系统应用程序的开发主要采用C语言。系统的数据流如图1所示。
　　　　　　　　　　　　　　　　　　

       1.1 定时接口板的设计
　　

       定时接口板对于整个系统实时稳定的工作起了关键作用。它产生的定时脉冲信号控制着发射接收机、A/D采样板、信号处理板和VG4。
　　

        定时接口板通过VME总线与VG4进行数据传输。VME总线是一种高性能的背板总线，由于采用高电流总线信号、严密的逻辑仲裁，所以具有极强的总线驱动能力及较长的信号线传输路径，可支持21个VME板卡的直接相连，信号可靠性非常高。VME总线由于其信号的高稳定性、并行性和高可靠性，被广泛应用于多DSP系统中。
　　

        接口板上的FPGA实现VME桥接功能，使双口RAM连到VME总线和TS101的总线上，以进行数据传输。通过软件操作VG4控制定时接口板启动波驻起始脉冲串T0，在每个波驻起始脉冲产生的同时产生定时中断脉冲，作为每帧定时信号组的时间基准。中断信号通过VME总线中断VG4，并作为其中断请求信号。VG4响应定时中断脉冲，向定时接口板传送控制参数。定时接口板据此参数控制信处、AD、收发设备，并接收信处回传的检测结果，传给VG4进行处理和显示。数据是由外部中断驱动的，所以能满足实时性要求。定时接口板结构如图2所示。　　　　　　　　　　　　　　　　　　　

       1.2 信号处理板的设计
　　

        雷达信号处理的实时性和连续性要求处理系统应具有较高的数据处理能力。本系统设计时采用多片DSP构成并行处理系统，以提高系统的数据处理能力。信号处理系统核心单元是美国Analog Devices Inc公司生产的ADSP-TS101，其峰值运算能力可达18亿次/秒。它采用了改进的静态超标量流水结构，可以构成各种不同的并行多处理器系统，较好地满足了雷达信号处理的要求。
　　

        为了保证系统的数据吞吐能力，采用数据入口与出口分开的方法，系统中各DSP分别接收处理位于不同时间段的雷达回波信号。为了使各DSP协调工作，DSP间的通信必不可少。本系统采用共享总线的分布式结构，使得各DSP之间的通信有多种途径。为了信号处理板的通用性和灵活性，设计由四片DSP组成的共享总线结构子板，各DSP间用链路口点对点环形相连，将各信号线通过PMC插槽引出，与母板通信。信号处理板结构如图3所示。

[1] [2]  下一页