| 图像采集系统中采集控制单元的CPLD 实现 |
| |
| 作者:卿粼波,王姝,王正勇,何小海 来源:电子设计应用 点击数:256 更新时间:2008-6-13 |
|
您可以添加到网摘 让更多人关注此文章:
摘要:提出了在基于DSP(Digital Signal Processor ,数字信号处理器) 的图像采集处理系统中,利用CPLD(Com plex Programmable Logic Device ,复杂可编程逻辑器件) 实现对视频前端SAA7111 解码后的视频数据按一定格式进行控制存储,以及完成前端采集与后端处理协调工作的方案。对CPLD 中的各模块进行了详尽说明,给出了仿真波形。
关键词:SAA7111;CPLD;采集控制
引言
现代图像采集处理系统的首要任务就是对摄像头输出的全电视信号数字化成一定的图像数据格式,所用到的图像采集系统的灵活度和稳定度直接影响整个系统的性能和成本。在基于DSP 的嵌入式图像采集处理系统中,前端采集系统中SAA7111 将模拟视频信号转换为Y:U :V = 4 :2 :2 的数字图像数据保存到帧存储器中,由DSP 来完成对数据的处理。根据不同的需求,采集到的图像数据的格式以及图像的大小都不同,这些工作都由采集控制单元完成,如果用一般的分离元件来实现,将使系统硬件电路很复杂,稳定度不高,且调试困难。系统采用CPLD 完成所有的采样控制功能,将SAA7111 输出的Y:U :V = 4 :2 :2 格式的大小为512 ×512 一帧图像数据保存在帧存储器中,供DSP 处理。由于CPLD 的可在线编程功能,给系统的重构提供了很大的灵活性。
采集控制单元综述
图像采集处理系统由视频前端SAA7111 、采集控制单元、DSP 模块以及帧存储器组成。系统启动采集后,从大小为720 ×625 的图像中截取大小为512 ×512 的数字图像,分奇偶场分别存储在帧存储器中,采集完后停止采集,通知DSP ,由DSP 接管总线,对图像进行处理。处理完毕后,根据需要可以再次启动采集,完成下一轮采集处理。SAA7111 输出的是大小为720 ×625 ,格式为Y:U :V = 4 :2 :2 的图像,而系统DSP 所要处理的是大小为512×512 的图像,图像数据容量是256k ×16bit (高16 位为Y分量,低16 位为UV 分量) 。因此,整个采集控制单元需要完成如下功能: (1) 根据所需要的图像大小产生帧存储器的地址; (2) 帧存储器地址、数据总线切换; (3) 采集与处理的配合与协调。
 由DSP 发送采集启动信号START ,SAA7111 的输出同步信号组(CB) 以及采样协调单元的输出使能作为控制信号控制地址发生器,产生03FFFFH 的地址。一帧图像数据采集完毕后,发送FRDY信号通知DSP。总线切换单元则完成帧存储器地址和数据总线的控制、切换。采样控制单元框图如图1 所示。
地址发生器
图像采集处理系统需要对SAA7111 输出的大小为720 ×625 的数字图像斩头去尾,取中间512 ×512 图像数据进行存储,则地址发生器单元主要完成如下功能:在SAA7111 输出中间512 ×512 有效图像数据时产生0~3FFFFH 的地址,且与SAA7111 的图像数据信号同步(频率为1315MHz) 。SAA7111 地址发生器单元框图如图2所示(核心模块都用VHDL 语言完成) 。
 根据SAA7111 的同步信号时序,地址发生器首先利用SAA7111 输出的像素时钟信号CREF、行同步信号HREF 以及场同步信号VREF ,产生存储一场大小为512 ×256 的图像数据所需要的0~1FFFFH 的地址(Q[16..0 ]) ,然后利用其奇偶场标识信号ODD 取反,作为地址发生器的最高位地址Q[ 17..0 ] ,控制将奇场数据存储在帧存储器的低256k 空间,偶场数据存储在帧存储器的高256k 空间。
图3 为地址发生器单元产生奇场地址的仿真波形,在有效的行期间(即VREF 为高电平期间) ,只保存其中间的256 行的图像数据,而每一行为512 个点,即在图中的FIELDOU T 为高电平时完成0~1FFFFH 的地址递增。在完成256 行图像数据的存储后,将地址发生器清零以便为偶场数据计数,同时RDY信号变为高电平,提示已经完成为一场完整的图像存储,同时在下一场数据采集开始时又使RDY无效,表示又开始新的一场数据采集了,此时不能进行数据处理。
 行计数器
L INEDELAY计数器主要完成像素计数功能,在每一行的第128~640 点输出高电平,作为地址计数器HCOUNTER 的计数使能的一部分,由此达到只采集每一行中间512 点图像数据的目的。L INEDELAY为上升沿触发计数,由于SAA7111A 的时钟参考信号CREF 的频率和SAA7111A 的VPO 总线数据输出频率一致,且在其为高电平期间,SAA7111A 的A/ D 变换数据出现在数据总线上,所以利用CREF 作为L INEDELAY计数器的时钟信号。同时,为了实现所采集的图像数据为行正程的数据,我们利用HREF 信号作为其使能信号。L INEDELAY计数器的功能波形如图4 所示。

[1] [2] 下一页
|
没有任何评论
*只显示最新10条评论。评论内容只代表网友观点,与本站立场无关。 更多评论
|
|
发帖须知:
一.所发文章必须遵守《互联网电子公告服务管理规定》;
二.严禁发布供求代理信息,公司介绍,产品信息等广告宣传信息;
三.严禁恶意重复发帖;
四.严禁对个人,实体,民族,国家等进行漫骂,污蔑,诽谤。 |
|
|
|