2 电路拓扑
    DC-DC电源模块功率为30 W的电源拓扑通常选择单端正激式和反激式，该电源模块具有拓扑简单、输入／输出电气隔离等优点。
    功率转换电路选择单端正激式变换器，电路简单、应用方便，适用于低压大电流输出场合。该电路仅用一个功率开关管而且变压器绕制简单，可靠性高。与单端反激式变换器相比，虽增加了续流二极管和滤波电感，但变压器漏磁小、输出纹波电压低,效率高。
    该电源要求高效率,其电源的损耗主要为开关损耗、变压器损耗、输出整流损耗。该电源电路采用无损耗箝位电路和同步整流技术。

3 关键技术
    提高开关频率能减小磁性元件、滤波电容的体积，有助于系统小型化。但是随着开关频率的提高、开关损耗增加、散热面积增大反而阻碍系统的小型化。提高开关频率，并保持效率不变甚至增加则是该系统设计的关键。因此，必须依据新技术、高性能元件以及高性能材料来实现系统设计。
3．1 同步整流
    在低压大电流功率变换器中，若采用传统的普通二极管或肖特基二极管整流,由于其正向导通压降大，二极管压降为0．4 V，当通过10 A电流时，损耗为0．4×10×0．62=2．48W。这对于一个33 W电源具有2．48 W的整流耗损则是很大的。整流损耗则
成为变换器的主要损耗,无法满足系统低压大电流开关电源高效率、小体积的要求。
    功率MOSFET开关时间短，输入阻抗高,这些特点使得MOSFET成为低压大电流功率变换器首选整流器件。功率MOSFET是一种电压型控制器件，作为整流元件，要求控制电压与待整流电压的相位保持同步才能完成整流功能，称为同步整流电路。
    MOSFET导通时的伏安特性为一线性电阻,称为通态电阻RDS。低压MOSFET新器件的通态电阻很小，如：通态电阻为4．4 mΩ，通过10 A电流时，通态损耗为：

  
    由上式可知,同步整流比二极管整流的损耗小得多，所以次级采用同步整流技术。
    同步整流技术分为自驱动和外驱动两种。自驱动是利用变压器次级来驱动MOSFET工作，易于实现，但应用范围较窄仅使用于低压输出电源：外驱动是由外部控制电路驱动整流和续流管实现同步工作，电路较复杂，应用于输出5 V以上电源。
    本系统设计的电源输出3．3 V电压，采用自驱动，使用变压器次级驱动MOSFET。电路工作过程为变压器次级正半周，V8导通，V9关断，V8为整流作用。变压器次级负半周，V9导通,V8关断,V9为续流作用。如图1所示。在300 kHz条件下工作,同步整流的损耗主要是导通损耗，而开关损耗较小。

    同步整流技术的关键是MOSFET的驱动控制。自驱动方式即使用变压器次级输出电压直接驱动,要求死区时间应尽可能小或没有。如果驱动波形存在死区时间内整流MOSFET的体二极管导通,增大整流的损耗及MOSFET的工作应力；当驱动波形的反向恢复时间较长时，可使次级整流和续流管的体二极管同时导通使变压器次级短路,减少损耗需在MOSFET上并联一个肖特基二极管,或是使驱动波形无死区时间，但要保证变压器磁复位。
    采用同步整流技术的工作波形如图2所示：(152．bmp：2ch-V8的Vgs波形；3ch---V8的Vds波形。Vin=28 V，Io=10 A，R5＼6=0 Ω)。

3.2  单端正激变换器变压器磁复位技术

    为了单端正激变换器有效利用同步整流技术提高工作效率,所以要解决变换器的磁复位与漏感储能问题，传统的解决方案为：(1)采用辅助绕组复位电路；(2)采用RCD箝位复位电路；(3)采用有源箝位复位电路。
    其中方案(1)要求辅助绕组与初级绕组必须紧密耦合，实际上因漏感的存在，电路中仍需外加有损吸收网络，以释放其储能；方案(2)是一种有损箝位复位方式，因其损耗的大小正比于电路的开关频率，和方案(1)相同需外加有损吸收网络，不仅降低了电源本身效率，也限制了电源设计频率的提高；方案(3)需附加一复位开关管和相关控制电路，不仅增加了电路复杂性，也使得附加电路损耗与总成本提高。
    最理想的磁复位技术是利用电路寄生参数和变压器磁化电感、漏感进行谐振，强迫磁化电流减小至零甚至反向。实验表明,实现这一技术的难度较大，需要许多参数的配合，输出功率越大谐振参数匹配越难。
    研发过程选用无耗复位网络和变压器次级去磁技术，能较好地解决变压器磁芯复位，并实现无死区，消除了同步整流管体二极管导通损耗。
3．2．1 磁复位技术和去磁网络
    磁复位电路采用LCD网络，LCD箝位不但能够将变压器的激磁能量反馈回电网,而且能有效抑制开关管关断时由于漏感能量造成的电压尖峰。当V1关断时，C5箝位电容充电。当V1DS上升到大于输入电压时，C5放电V2导通，当V1DS导通时电感L2与C5谐振放电迫使V1DS硝下降，如图3所示。

    试验证明此电路有效吸收V1DS关断上沿的尖峰。图4所示为增加了电路LCD网络,波形中存在死区时间说明变压器已复位，但未增加去磁网络的V1DS波形-CH-2。

    次级箝位电路原理(属于有源箝位)：在V8关断时，变压器极性反转，V7导通，同时由于变压器极性反转驱动V10(P一沟道MOSFET)导通，使变压器中的剩磁通过V10输出到次级，使变压器箝位减少死区时间。图5所示为电路的V1DS波形，可以看出波
形已无死区工作时间。

4 结束语
    此电源电路已达到预期指标。但由于谐振电路简单，参数匹配较难，还需进一步改进。